Skip to content
SAS LOOK UP SPACE

Stage – Prototypage d'un radar à réseau d'antenne phasé 2D (H/F)

Toulouse, Occitanie, FranceOnsite · France
internship · Radar
POSTED 6 NOVVERIFIED 1D AGO
Apply Ask
Role
3 days opentrue age
Posted 6 Nov
Pay
€27k–€42kno pay posted
Market p25–p75
€27k–€42k
France · n=498 · 365d to 6 Nov
CompanySAS LOOK UP SPACE →
11open roles
Opened · 30d
+0
Closed · 30d
−0
30d window
Market
416,664open · Other
Opened · 7d
+19,7875% of open
All other
624,042open
All tracked boards · live 9 Nov · n=416,664
PythonC++

Look Up

Look Up recherche un(e) stagiaire de niveau ingénieur ou master pour contribuer au développement d'un radar 2D (architecture + prototype labo).

Le stage portera sur le design de l'architecture radar 2D et la réalisation d'un prototype (maquette labo) utilisant des transceivers et FPGAs sur étagères.

Vos missions

En lien avec les équipes concernées, vous serez amené(e) à :

• Réaliser un état de l’art des transceivers existants (AD9361, ADRV9002) et des FPGA (ZedBoard, Zybo, …) et choisir les dispositifs adaptés ;

• Proposer une architecture hardware et logicielle (transceiver, FPGA, horloge externe GPSDO, splitter, combiner) pour un prototype radar 2D, extensible à plus d’antennes ;

• Concevoir une architecture de calibration des chaînes Tx/Rx ;

• Réaliser le montage PC, FPGA, transceiver et horloge externe ;

• Développer la partie VHDL/FPGA pour l’émission et la réception synchronisées en temps et en phase ;

• Illustrer la faisabilité de la sommation cohérente des signaux en émission (Tx) puis en réception (Rx) ;

• Selon l’avancement : mettre en œuvre la calibration et ajouter un nœud FPGA/transceiver supplémentaire.

Intérêt du stage

Vous contribuerez à la mise en place d'une approche globale pour développer un radar à réseau d'antenne phasé 2D, avec pour objectif d'anticiper les problématiques du mode « surveillance » et de valider la faisabilité d'un prototype en laboratoire. Ce stage vous permettra de développer des compétences en conception d'architectures radar, en prototypage hardware et en développement FPGA sur un projet concret et innovant.

Requirements

Vous préparez une formation de niveau ingénieur ou master

Vous avez des connaissances en traitement du signal : analyse fréquentielle, sommation cohérente, signaux RF et phase ;

Vous connaissez les composants RF (filtre, splitter, coupleur) et la programmation FPGA (VHDL) ;

Vous maîtrisez ou souhaitez approfondir Python, C/C++ et les outils Vivado / Vitis ;

Vous êtes organisé(e), curieux(se) et motivé(e) par un projet concret de prototypage hardware.

Modalités pratiques

• Durée du stage : 6 à 8 mois

• Période souhaitée : de janvier - mars à septembre 2027

• Lieu principal du stage :

• Télétravail : possible si autonomie confirmée

• Déplacements : potentiellement un aller-retour à Monts-de-Randon pour visiter le site radar SORASYS-1

• Gratification : supérieure au minimum légal

Source · SAS LOOK UP SPACEFirst seen 7 NovOriginal ↗